プロの高周波基板、高速基板、ICパッケージ基板、半導体テスト基板、HDI基板、リジットフレッキ基板、PCB設計とPCB メーカー
iPcb会社-信頼できるPCBメーカー! お問い合わせ
0
PCBニュース

PCBニュース

PCBニュース

PCBニュース

ハイブリッド集積回路の電磁両立設計
2021-06-05
View:88
Author:      Share

  

ハイブリッド集積回路は、半導体集積技術と厚さ(薄さ)を組み合わせた集積回路である。プロセスハイブリッド集積回路は、厚膜または薄膜素子をチップ上に成膜方式で作製したベースラインである。とし、個別の半導体チップ、モノリシック、あるいは小規模なものを同じ基板上に集積し、外部にパッケージする。体積が大きく、性能が高く、電気性能が優れているという特徴があります。


回路の小型化、机能の増加、動作周波数の増加、回路基板のemi現象の顕著化、電子基板の問題が正常な動作の鍵となっている。電磁設計がシステム設計の鍵となっている。

ハイブリッド集積回路の電磁両立設計

 
1.電磁の原理

 

電磁干渉とは、電子機器や電源が一定の電磁干渉下で正常に動作することであり、機器や電源が自分の電磁干渉を制限し、他の電子機器が干渉を受けないようにする能力でもある。

 

電磁干渉の発生には3つの基本的な条件があります。1つは干渉源、すなわち有害な電磁磁場を発生する装置がなければならないことです。第二に、干渉を伝播する方法がなければならない。一般的には2つの方法があると考えられています。したがって、emiの問題を解決するためには、emiの3つの要素、すなわち潜在的な干渉要因の干渉強度、およびemiの3つの要素を1つずつ解決しなければならない。妨害の伝播経路を遮断する;干渉に対するシステムの感度を下げる。

 

ハイブリッド統合設計におけるemiには、干渉、クロストーク干渉、および干渉が含まれる。emi問題を解決するには、まず、送信元の収集経路が潜在的であるか、放射的であるか、またはクロストークであるかを決定する必要がある。干渉源と敏感なデバイスの間に完全な回路接続がある場合、両極で干渉が発生します。高周波信号を送信するワイヤの間に放射干渉が生じる。

 

2.電磁設計

 

電磁送信設計を決定する際には、まず機能テストを実施し、提案回路において電磁が要求を満たすことをテストする必要がある。満たされない場合は、パラメータを変更して電力、動作周波数などの指標を達成し、保護設計を行う。二は防護設計をして、ろ過、遮蔽、接地と結合設計を含みます。第三に、配置図の調整設計を行い、全体配置図の検査、部品や電線の配置図の検査などを行います。一般的に、海外の回路の電磁設計には、プロセスの選択と選択、回路デバイスとワイヤの配置などが含まれる。

 

3.1 .工芸品や物品の選択

 

混合集積には、単層膜、薄膜厚膜、微細共焼厚膜など、さまざまな製造プロセスがあります。この薄膜プロセスにより、小型、高出力、高電流密度の高密度ハイブリッド薄膜材料を作製することができる。価格、安定性、信頼性、柔軟性などの特長があり、高速、大電力回路に適しています。しかし、一枚でしか作れないので、コストがかかります。高厚膜プロセスを低コストで製造することができる。電源の電源電磁層と接地層を設けることができるため,回路基板のemi能力を向上させることができる。レイヤ間の距離はレイヤ間の距離にすぎない。これにより、表面上のすべての信号の経路が減少し、差動モードのより深い理解が得られる。

 

一点共焼プロセスは利点が多く、従来の受動集積技術の主流である。伝播の特徴。また、薄膜技術と組み合わせることで、深さと高性能の合成回路を実現することができます。

 

ハイブリッド回路の能動デバイスは、一般的にチップを選択し、ベアチップがない場合は、対応するパッケージチップを選択することができる。得られた電磁両立性特性については,表面実装チップを採用した。製品の技術指標を満たした上でチップを選択する。hcが使用可能な場合、ac、cmos40 hcが使用されます。信号の大きな減衰を避けるために、バック回路で容量をロートリガする必要があります。

 

混合回路のパッケージはkowa金属とカバー板溶接、平行縫い、良好なシールド効果を持つことができます。

  

3.2 .回路のレイアウト

 

ハイブリッド・マイクロ回路を分割する際には,まず入出力数,性能,コストの3つの要因を考慮しなければならない。1平方インチ当たりの電力消費量は2 w以下である。

 

信仰心の面では、原則的には、デジタル回路、アナログ回路、電力回路は独立して動作する必要があり、高周波回路は、デバイスと分離される必要があります互いに関連する要素を損傷する必要があります。ノイズが多く、低電流、大電流回路です。などがある。論理回路から離れなければならない。回路回路、高周波回路などの主な干渉源と光源は、敏感な回路から離れて別々に配置する必要があります。出力チップは,ハイブリッド回路のi / o出口に近いものでなければならない。

 

高周波振動は、振動接続ラインの消費量が少なく、伝搬パラメータや相互電磁干渉の影響を受けやすい。互いに近寄ることができず、入出力が減少する。インターフェースと低ナトリウム信号チップです生産。

 

ハイブリッド回路では、電源および基板上の接地線を電源および基板上の接地線と呼ぶ。電源と接地i / oを均等に分配するのが望ましい。ベアチップの実装領域は最も多くの基板面に接続されている。

 

材料の混合回路では、回路基板の層と層との間に特定の回路基板が存在するが、一般的に以下の特徴を有する。

 

(1)電源層と接地層が周辺層に分散している。可視層は回路外部のコモンモード無線周波数干渉と音波電源の拡散をうまく抑制する。

 

(2)内部力航空機と地上面アンテナは、通常、地上電源板を互いに接続して、層間容量電源を利用して電力を供給し、同時に、現在の航空機の電源は接地保護されている。

 

(3)フロアごとに電源やグランドを用意して、打ち消し効果を出す。

 

3.3、ワイヤの配置

 

回路設計では、デバイスのデバイスへの影響、およびデバイス構成への影響を改善または追求するために、多くの信号が干渉に放射され、より多くの空間干渉問題を引き起こす可能性がある。だから、邪魔をしないようにしましょう。これがデザインの成功の鍵です

 

3.3.1アース配線図

 

接地線は回路動作の基本的な基準点であり、信号の低衝撃経路としても使用できる。アース線は、主にデジタル回路の接地に影響を与え、デジタル回路がローラインを出力すると、アース線のノイズに敏感になります。誤作動は吸気と放射を引き起こす。したがって、これらの干渉の焦点は、アース線の詳細(デジタル回路、抽象的なアース線誘導が重要である)の理解にある。

 

太陽熱接地線の配置には以下の点に注意しなければならない。

 

(1)グランドは、電源電圧に応じてデジタル回路とアナログ回路にそれぞれ設けられる。

 

(2)接地線は一般的です。同期厚膜方式を採用する場合は、接地面を独自に設けることができ、巻線範囲を厚くすることでアンテナ長を短縮することができる。糸の盾。

 

(3)櫛状のアースは避けます。このような構造は信号を複雑にし、輻射と感度を増大させ、チップ間の汎用性によって回路エラーを引き起こす可能性がある。

 

(4)ニューロチップでは、ノイズ耐性を高めるために、アースに生じる時差を閉ループにする。

 

アナログ機能とデジタル機能を備えた回路基板。アナログとデジタルは通常別々で、電源でのみ接続されます。

  

3.3.2、電源コードの配置

一般的に、電磁波による直接的な干渉に加えて、電力線によるemiも比較的一般的である。そのため、電源コードの配置も重要です。一般的には以下のルールが適用されます。

(1)電源線は基本的に接地線に近く、巻線で接続され、ダイ放射が小さく、信号線が交互に干渉します。異なる電源コードが接続されています。

(2)精密技術を使用する場合、アナログ電源とデジタル電源は分離して存在し、相互干渉を避ける。

(3)電源面と接地面は完全な誘電率、回転数、回転数を采用することができ、机の上に低い誘電率率を持つ必要があります。電源面は、電源面に配置された宇宙時計管を接地面に近づけ、接地面に配置します。

(4)チップ電源入力とグランドをデカップリングする。デカップアップドライブは、チップ近傍に0.01 ufのシート状容量を搭載して、デカップアップコンデンサ回路素子の基本概念を形成する。

(5) smdチップを選択する場合は、電源がグランドに近いチップを選択することで、結合容量の外部インタフェースをさらにデカップリングし、電磁誘導を実現することができます。

3.3.3、信号線のレイアウト

単層膜プロセスを採用する場合,ハウジングに適した方法は,まず接地線を敷設し,その後,高速ファイバ信号や敏感回路などの重要な信号を接地面に接近させ,最後に他の入力信号線を所望する。信号の流れに合わせて配置して、舞台に出るようにしたほうがいい。

emiを最小化したい場合は、一緒に形成された信号線に信号線を近づけてループを小さくし、干渉を回避しましょう。低信号チャネルは高密度信号チャネルおよびフィルタリングされていない電力線の近くにあり、ノイズに敏感な接続ラインは大電流の高速スイッチラインと平行である。可能であれば、すべての重要な痕跡を帯状の線に変えます。信号線(アナログ線、デジタル線、高速線、低速線、大電流線)、小電流線、高電圧線、低電圧線など、互換性のない信号線は互いに分離し、並列に配線してはいけません。短いドラマは長さを長くしたり短くしたりする。

誘導ヘッドフォンの導波路長は、導波路長の対数に比例し、導波路幅に反比例する。そのため、導通帯域は非常に短く、内部部品のアドレス線またはデータ線の長さは同じでなければならない。低速の信号入力は入力回路として減らすことができ,高速の信号入力はできるだけ小さくすべきである。

一定の厚膜プロセスでは、単層性能のルールに加えて、次のような注意が必要である。

接地面、信号層、接地面をできるだけ独立させて設計する。同時に使用できない場合は、高周波ラインや感度ラインに設置しなければならない。信号線は、異なる層に分散して接続される。各層の線と周囲の干渉線との間の信号線を低減する。同じ層上の信号は一定の強度を維持し、接地ループ分離を使用して線間の信号線を低減する。高速信号線は同一層の信号線に限定すべきである。基材の境界に近づきすぎると特徴が変化し、境界感が増したり、インスピレーションが増したりしやすい。

3.3.4、回路基板のレイアウト

立ち上がりエッジ2nsのサイクル信号エネルギーを有する160 mhzの選択的選択。

回路基板のレイアウトには、次のような注意点があります。

(1)インタフェース信号を伝送するデイジーチェーン構造ではなく、すべての負荷をインタフェース駆動に直接接続するタイプ構造を採用する。

(2)水晶発振器の入力端子に接続するガイドバンドをできるだけ短くすることで、水晶発振器へのノイズ干渉や出力の影響を低減する。

(3)振動接地線は広く短いリードバンドで上部に接続する。水晶に最も近いデジタル面は水晶から分離し、穴が少ないものでなければなりません。