プロの高周波基板、高速基板、ICパッケージ基板、半導体テスト基板、HDI基板、リジットフレッキ基板、PCB設計とPCB メーカー
iPcb会社-信頼できるPCBメーカー! お問い合わせ
0
PCB技術

PCB技術 - PCBの干渉防止能力とEMCを改善する方法は?

PCB技術

PCB技術 - PCBの干渉防止能力とEMCを改善する方法は?

PCBの干渉防止能力とEMCを改善する方法は?
2020-09-12
View:645
Author:Dag      文章を分かち合う

プロセッサを搭載した電子製品の開発において、今日のipcbは、干渉防止能力と電磁両立性を改善する方法を説明していますか?



1.次のシステムは、反電磁干渉に特別な注意を払う必要があります。


(1)クロック周波数が高くバスサイクルが速いシステム。


(2)システムには、火花発生リレー、大電流スイッチなどの高電力、大電流駆動回路が含まれています。


(3)システムには、弱いアナログ信号回路と高いa / D変換回路が含まれています。


pcb emc

2.システムの電磁干渉防止能力を高めるために、以下の対策が講じられています。


(1)低周波マイクロコントローラが選択されている

外部クロック周波数の低いマイクロコントローラを選択すると、ノイズを効果的に低減し、システムの干渉防止能力を向上させることができます。方形波と同じ周波数の正弦波の場合、方形波の高周波成分は正弦波の高周波成分よりもはるかに大きくなります。方形波の高周波成分の振幅は基本波の振幅よりも小さいですが、周波数が高いほど、放出されやすく、ノイズ源になりやすくなります。マイクロコントローラによって生成される影響力のある高周波ノイズは、クロック周波数の約3倍です。


(2)信号伝送の歪みを低減

マイクロコントローラは主に高速CMOS技術で作られています。信号入力の静的入力電流は約1mA、入力容量は約10PF、入力インピーダンスは非常に高く、高速CMOS回路の出力端にはかなりの負荷容量、つまりかなりの出力があります。値。ゲートの出力端が長いラインを介して高い入力インピーダンスを持つ入力端子に導かれる場合、反射の問題は非常に深刻であり、信号の歪みを引き起こし、システムノイズを増加させます。TPD> TRの場合、伝送線路の問題になります。信号反射、インピーダンス整合などを考慮する必要があります。


プリント回路基板上の信号の遅延時間は、リード線の特性インピーダンス、つまりプリント回路基板の材料の誘電率に関係しています。プリント基板リード線の信号の伝送速度は、光速の約1 / 3〜1 / 2と大まかに考えることができます。マイクロコントローラで構成されるシステムの論理電話コンポーネントのtr(標準遅延時間)は3〜18nsです。


プリント基板上では、信号は7Wの抵抗と25cmの長さのリード線を通過し、オンライン遅延時間は約4〜20nsです。言い換えれば、プリント回路のリード線が短いほど良いので、長さは25cmを超えてはなりません。また、ビアの数もできるだけ少なく、2つ以下にする必要があります。


信号の立ち上がり時間が信号の遅延時間よりも速い場合は、高速電子機器に従って処理する必要があります。このとき、伝送線路のインピーダンス整合を考慮する必要があります。プリント基板上の集積ブロック間の信号伝送では、TD" TRDの状況を回避する必要があります。プリント回路基板が大きいほど、システムの速度は低下します。


プリント回路基板設計のルールは、次の結論で要約されます。


信号がプリント基板上で送信される場合、遅延時間は使用するデバイスの公称遅延時間を超えてはなりません。


(3)信号線間の相互干渉を低減します

点aでのTRの立ち上がり時間のステップ信号は、リードabを介して端子Bに送信されます。ABラインの信号の遅延時間はTDです。点Dでは、点aでの信号の順方向送信、点Bに到達した後の信号反射、および線ABの遅延のために、TRの幅を有するページパルス信号がTD時間後に誘導される。点Cでは、ABでの信号の送信と反射により、ABラインでの信号の遅延時間の2倍の幅の正のパルス信号、つまり2TDの正のパルス信号が誘導されます。これは信号間の相互干渉です。干渉信号の強度は、Cポイント信号のdi / atとライン間の距離に関連しています。2つの信号線がそれほど長くない場合、ABで実際に見られるのは、2つのパルスの重ね合わせです。


CMOSテクノロジーによって作られたマイクロコントロールは、高い入力インピーダンス、高いノイズ、および高いノイズ耐性を備えています。デジタル回路には100〜200mVのノイズが重畳されており、動作に影響はありません。最初の模擬試験がAB信号の場合、干渉は耐えられなくなります。プリント回路基板が4層基板で、そのうちの1つが大面積のグランドまたは両面基板であり、信号線の反対側が大面積のグランドである場合、信号間の相互干渉は次のようになります。削減。


その理由は、信号線の特性インピーダンスが広い領域で減少し、d端での信号の反射が大幅に減少するためです。特性インピーダンスは、信号線とグランド間の誘電率の2乗に反比例し、誘電体の厚さの自然対数に比例します。最初の模擬試験がABの場合、CDのABへの干渉は回避されます。ABラインの下に広いエリアがあります。ABラインからCDラインまでの距離はABラインからアースまでの距離よりも大きくなっています。局部シールドアースを使用でき、リード線の左右の片側にリード線を配置してリード線を接続することができます。


(4)電源からのノイズを低減します

電源はシステムにエネルギーを供給するだけでなく、電源にノイズを追加します。回路内のマイクロコントローラのリセットライン、割り込みライン、その他の制御ラインは、外部ノイズによって妨害されやすいです。電力網への強い干渉は、電源を介して回路に入ります。バッテリー駆動のシステムでも、バッテリー自体に高周波ノイズがあります。アナログ回路のアナログ信号は、電源からの干渉に耐えることができません。


(5)基板や部品の高周波特性に注意してください

高周波の場合、プリント回路基板上のリード、ビア、抵抗、コンデンサ、コネクタ、インダクタンス、および静電容量の分布は無視できません。静電容量の分布インダクタンスは無視できず、インダクタンスの分布静電容量も無視できません。ワイヤーの長さがノイズ周波数の対応する波長の1/20より大きい場合、アンテナ効果が発生し、ノイズがワイヤーを通して放出されます。


(6)コンポーネントのレイアウトは合理的に分割する必要があります

コンポーネントをプリント回路基板に配置する場合は、電磁干渉防止の問題を十分に考慮する必要があります。原則の1つは、コンポーネント間のリード線をできるだけ短くすることです。


(7)デカップリングコンデンサの有効活用

優れた高周波デカップリングコンデンサは、1GHzまでの高周波成分を除去できます。セラミックチップコンデンサまたは多層セラミックコンデンサの高周波特性が優れています。プリント回路基板の設計では、電源と各集積回路のグランドの間にデカップリングコンデンサを追加する必要があります。デカップリングコンデンサには2つの機能があります。1つは、集積回路のドアを開閉する瞬間に充電および放電エネルギーを提供および吸収する、集積回路のエネルギー貯蔵コンデンサです。一方、デバイスの高周波ノイズをバイパスします。デジタル回路では、0.1uFの一般的なデカップリング容量は5NHの分布インダクタンスを持ち、その並列共振周波数は約7MHzです。