PCB技術 - CMOSの静電気及び過電圧

 アナログCMOS（相補対称金属酸化物半導体）にとって、2つの主要な危害は静電気と過電圧（信号電圧が電源電圧を超える）です。この2つの危害を理解すれば、ユーザーは効果的に対応することができます。

静電気

静電荷蓄積（V=q/C=1 kV/nC/pF）による静電圧で招く危害は、ゲートと基板との間に絶縁作用を有する酸化物（または窒化物）薄層を破壊する可能性があります。この危害は通常動作する回路では非常に小さいです。ゲートはチップ内のツェナーダイオードによって保護されており、電荷を安全なレベルに損失させることができるからです。

しかしながら、CMOSデバイスとソケットとの間には、ヒトソケットを挿入する際に大量の静電荷が存在する可能性があります。ソケットを差し込んだピンがちょうどツェナーダイオード保護回路に接続されていない場合、ゲート上の電荷は酸化層を通って放出され、デバイスを損傷します。

次の4ステップは、システム組み立て段階でデバイスが損傷するのを防ぐのに役立ちます。

未使用のCMOSデバイスを黒色導電性発泡体に保管することで、輸送時にピン間に電荷が蓄積するのを防ぐことができ、デバイスの接続を担当するオペレータは、プラスチックの接続地帯を介してシステムの電源に接続しなければなりません。

防護性のある発泡体からCMOSデバイスを取り出す前に、発泡体は電源と共有し、蓄積された電荷を放出しなければなりません。

回路基板を挿通した後、回路基板を移動するときは、回路基板を接地または遮蔽したままにしておく必要があります。

SCRラッチ

アナログCMOS回路を使用する場合、安全な方法は、電源電圧を超えたアナログまたはデジタル電圧がデバイスに印加されず、電源電圧が定格範囲内であることを保証することです。それでも、過圧保護を実施する必要があります。問題のメカニズムを理解すれば、保護措置はほとんどの場合有効です。

図1は典型的なCMOS出力スイッチ部の回路図及び断面図です。異なるセルと領域の間の接続関係から、等価ダイオード回路図を描くことができます（図2）。S端子またはD端子のアナログ入力電圧が電源電圧を超える場合を指すことができます。

図１　典型的なCMOS出力スイッチユニットの回路図及び断面図

図2　等価ダイオード回路図

異なるダイオード接合によって生成される寄生トランジスタは順バイアスモードになります。これらの寄生NPN及びPNPトランジスタは、図3に示すようなSCR（制御可能なシリコン整流器）回路を形成します。

図3　 CMOSスイッチにおける寄生トランジスタの利益低下

過電圧は過大な電流と金属化問題を引き起こすことができます。通常、オペアンプの出力はS端子またはD端子の電圧源として機能するので、オペアンプの直流出力電流の限界値よりも電流を大きくすることはできません。しかし、過渡誘導電流は依然としてCMOSデバイスを破壊する可能性があります。そのため、保護する必要があります。

図4は、電源給電ピンの直列ダイオード（例えば1 N 459）による寄生トランジスタの導通を防止する方法を例示しています。S端子またはD端子電圧が電源電圧より高い場合、CR 1および/またはCR 2は逆バイアスされ、ベース駆動回路はトランジスタをオンにすることができません。各CMOSデバイスは、1対の独立したダイオードで保護されている必要があります。この方法は効果的ですが、万全ではありません。スイッチの一端が負電位（例えば充電容量）に接続され、他端の電圧がVDDを超える場合、保護ダイオードがあるにもかかわりません。

図4　回路保護方案

Q2の1つのエミッタのアバランシェダイオードは、ベース駆動を提供してQ2を導通させるのに十分です。この場合、容量に直列に接続された電流制限電源または抵抗する必要があります。

S端子またはD端子に瞬時過電圧がある場合、電圧源から電力を供給するポートにおける直列抵抗の推奨値は300〜400Ωです。

（株）iPCBはPCB＆PCBAの設計、製造販売及びこれらの付随業務の電子相関事業を手掛けています。弊社の詳細はリンク：https://www.ipcb.jp/ 或いはhttps://www.ipcb.com/jp　をご覧ください。