PCBニュース - IBMは0.7nmチップを発表

IBMは、世界初の0.7nmチップを発表し、トランジスタ数を約1,000億個にまで増やし、性能とエネルギー効率をそれぞれ50%と70%向上させるという新記録を樹立しました。2026年6月25日、IBMは最先端半導体研究開発における画期的な成果を正式に発表し、0.7nm世代チップ製造技術を稼働させました。これは、世界初の1nm以下の原子レベルの研究開発検証プロセスを実現するものです。この成果は、半導体業界におけるチップ集積度、エネルギー効率、演算能力の向上において重要な一歩となり、チップデバイス開発における原子スケールでの探求段階を正式に開始するものです。

IBMによると、この0.7nmプロセスは、従来のプレーナー型トランジスタ方式を廃止し、自社開発の革新的な3次元「ナノスタック」デバイスアーキテクチャを採用しています。この技術は、N型トランジスタとP型トランジスタを垂直に積層した三次元構造設計により、二次元平面プロセスの物理的制約を完全に打破し、トランジスタの積層数の制限や低いスペース利用率といった、1nm以下の従来プロセスが抱えていた主要な課題を解決します。この三次元垂直積層構造に基づき、実験室サンプルでは爪ほどの大きさのチップ面積に約1,000億個のトランジスタを集積することが可能となり、これは2021年にIBMが発表した2nmプロセスサンプルの約2倍のトランジスタ密度に相当します。業界関係者は、この超高集積化によって3Dデバイスロードマップの実現可能性が実証され、次世代の高性能・低消費電力ハードウェアに向けた新たな技術の道筋が開かれたと述べています。

図　ICテスト基板

実験室でのテスト結果によると、IBMの2nmプロセスサンプルと比較して、この新しい0.7nmアーキテクチャは、同等の演算能力で50%の性能向上、あるいは70%のエネルギー消費削減を実現できます。この技術は、生成AI、クラウドコンピューティングデータセンター、ハイエンドサーバー、次世代スマート端末において明確な応用価値を有しています。演算能力の向上により大規模モデルの学習と推論を高速化でき、消費電力の低減により大規模コンピューティングクラスタにおける電源供給と放熱の課題を緩和できます。

業界アナリストは、大規模AIモデルの爆発的な増加が、高度なチップへの需要を押し上げ続けていると指摘しています。IBMの0.7nm研究開発の成果は、材料、デバイスアーキテクチャ、製造プロセスにおける協調的なイノベーションの核心的な価値を裏付けるものです。業界は、平面線幅を縮小するために反復的なプロセス改良に頼る段階をとうに超えており、今後の高度なチップにおける競争は、3D積層デバイス、基盤となる材料の革新、そしてシステム全体のエネルギー効率の最適化に焦点が当てられるでしょう。

今回の実験室での成果は画期的なものですが、0.7nmプロセスが商業的な量産化に至るまでには、依然として多くの課題が残されています。原子スケールの製造には、フォトリソグラフィ、薄膜成膜、エッチング装置における高精度が求められます。プロセス歩留まり、製造コスト、そして上流・下流サプライチェーンのサポートはすべて長期的な検証を必要とし、わずかなプロセス変動でさえチップの安定性に直接影響を与える可能性があります。市場は、IBMの今後の試作、工場建設、量産計画を引き続き注視していくでしょう。

全体として、IBMが新たに発表した0.7nm 3D積層チップ技術は、トランジスタ集積の業界上限を塗り替え、次世代コンピューティングハードウェアの開発余地を大きく広げました。人工知能（AI）およびクラウドコンピューティング産業の急速な拡大を背景に、この原子レベルのプロセス技術は、エレクトロニクス産業の将来の進化と高度化を支える中核的な基盤技術となることが期待されます。