プロの高周波基板、高速基板、ICパッケージ基板、半導体テスト基板、HDI基板、リジットフレッキ基板、PCB設計とPCB メーカー
iPcb会社-信頼できるPCBメーカー! お問い合わせ
0
PCB技術

PCB技術

PCB技術

PCB技術

高速PCB設計において、ビアによる消極影響を避ける方法
2022-05-31
View:32
Author:ipcb      Share

一、ビアの基本概念

 

ビアvia)は多層PCBの重要な構成部分の一つであり、ドリルの費用は通常PCB製板の費用の30%40%を占めています。簡単に言えば、PCB上の各穴はビアと呼ぶことができます。作用的に見ると、ビアは2つの種類に分けることができます。1つは各層間の電気接続として使用することです。第二に、デバイスの固定または位置決めとして使用されます。プロセスプロセスプロセスから言えば、これらのビアは一般的に3つの種類に分けられます。すなわち、ブラインドビア(blind via)、埋め込みビア(buried via)、スルーホール(through via)です。ブラインドホールはPCB配線板の最上部と最下層の表面に位置し、表層線路と下面の内層線路の接続に使用され、穴の深さは通常一定の比率(穴径)を超えません。埋め込み穴とは、PCB配線板の内層に位置する接続穴であり、配線板の表面には延びません。上記の2種類の穴はいずれも配線板の内層に位置し、積層前にスルーホール成形技術を利用して完成し、スルーホール形成過程でいくつかの内層が重なる可能性がありません。

 

第三種類はスルーホールと呼ばれ、この穴は配線板全体を貫通し、内部相互接続または部品としての取り付け位置決め穴を実現するために使用できます。スルーホールは技術的に実現しやすく、コストが低いため、ほとんどのプリント基板はこのように使われています。下記のように表したビアは、特に説明のないものは、スルーホールとして考慮されています。

 

設計の角度から見ると、1つのビアは主に2つの部分から構成されています。1つは中間のドリル(drill hole)で、2つはドリルの週りのパッド領域です。この2つの部分のサイズは、穴を通る大きさを決定します。明らかに、高速、高密度のPCB設計時、設計者は常にビアが小さいほど良いことを望んでおり、このテンプレートにはより多くの配線空間を残すことができ、また、ビアが小さいほど、自身の寄生容量も小さくなり、高速回路に使用するのに適しています。しかし、穴のサイズの減少は同時にコストの増加をもたらし、しかも穴のサイズが無製限に減少することはできず、それは穴(drill)と電気めっき(plating)などの技術技術の製限を受けています:穴が小さいほど、穴を開けるのにかかる時間が長くなり、中心位置からもずれやすくなります;また、穴の深さがドリル直径の6倍を超えると、穴壁が均一に銅めっきできる保証はありません。例えば、正常な6PCB板の厚さ(貫通孔の深さ)が50ミルであれば、一般的な条件下でPCBメーカーが提供できるドリル直径は8ミルにしか達しません。レーザー穴あけ技術の発展に伴い、穴あけのサイズもますます小さくなることができ、一般的に直径が6 Mils以下の穴あけは、マイクロ穴あけと呼ばれています。HDI(高密度相互接続構造)設計では微多孔質がよく使用され、微多孔質技術では、ビアがパッドに直接打設することができます(Via-in-pad)。これにより、回路性能が大幅に向上し、配線スペースが節約されます。

 

.31 通孔.jpg


 

ビアは伝送線上でインピーダンスの不連続なブレークポイントとして表現され、信号の反射を引き起こします。一般的なビアの等価インピーダンスは伝送路より12%程度低く、例えば50オームの伝送路はビアを通過するとインピーダンスが6オーム減少する(具体的にはビアのサイズ、板厚も関係し、減少ではない)。しかし、ビアによるインピーダンスの不連続による反射は実際には微々たるものであり、その反射係数は:(44-50/44+50=0.06にすぎず、ビアによる問題は寄生容量とインダクタンスの影響に集中しています。

 

二、ビアの寄生容量とインダクタンス

 

ビア自体には寄生的な浮遊容量が存在し、既知のビアの舗装層上のソルダーレジスト領域の直径がD 2、ビアパッドの直径がD 1PCB板の厚さがT、板基材の誘電率がε,ビアの寄生容量の大きさがC=1.41εTD1/(D2-D1) に近似します。

 

ビアの寄生容量が回路に与える主な影響は、信号の立ち上がり時間を延長し、回路の速度を低下させることです。例えば、厚さ50 MilPCB板について、使用されているビアパッドの直径が20 Mil(ドリル直径10 Mils)、ソルダーレジスト領域の直径が40 Milであれば、上記の式からC=1.41 x 4.4 x 0.050 x 0.020/0.040-0.020=0.31 pFというビアの寄生容量をほぼ計算することができます:この部分の容量による上昇時間変化量は、T 10-90=2.2 CZ 0/2=2.2 x 0.31 x50/2=17.05 psです。

 

これらの数値から、単一ビアの寄生容量による上昇遅延の効用は明らかではないが、引き廻しにビアを複数回使用して層間の切り替えを行うと、複数のビアが使用されることがわかり、設計には慎重に考慮しなければなりません。実際の設計では、ビアと銅舗装領域の距離(Anti-pad)を大きくしたり、パッドの直径を小さくしたりすることで寄生容量を小さくすることができます。

 

ビアに寄生容量が存在すると同時に寄生インダクタンスも存在し、高速デジタル回路の設計において、ビアの寄生インダクタンスがもたらす危害は寄生容量の影響よりも大きいことが多いです。その寄生直列インダクタンスはバイパス容量の貢献を弱め、電源システム全体のフィルタ効菓を弱めます。以下の経験式を用いて、L=5.08 h[ln4 h/d+1]の過孔近似の寄生インダクタンスを簡単に計算することができます。ここで、Lは過孔のインダクタンスを指し、hは過孔の長さ、dは中心掘削の直径である。公式から分かるように、ビアの直径はインダクタンスに与える影響が小さく、インダクタンスに与える影響はビアの長さです。上記の例を用いて、ビアのインダクタンスは、L=5.08 x 0.050[ln4 x 0.050/0.010+1]=1.015 nH信号の立ち上がり時間が1 nsであれば、その等価インピーダンスサイズは、XL=πL/T 10-90=3.19Ωであることが計算できます。このようなインピーダンスは、高週波電流の通過が無視されることはありません。特に、バイパス容量は電源層と地層を接続する際に2つのビアを通過する必要があり、ビアの寄生インダクタンスが2倍に増加することに注意してください。

 

三、ビアを使用する方法

 

上記の過孔寄生特性の分析を通じて、高速PCB設計において、簡単に見える過孔は往々にして回路の設計にも大きなマイナス効菓をもたらすことが明らかになりました。ビアの寄生効果による悪影響を小さくするために、設計ではできるだけ行うことができます。

 

1.コストと信号品質の両方を考慮して、合理的なサイズのビアサイズを選択します。必要に応じて、電源やアースのビアなど、異なるサイズのビアを使用することを考慮することができます。インピーダンスを小さくするために大きなサイズを使用することができますが、信号を引き廻す場合には小さなビアを使用することができます。もちろん、ビアサイズが小さくなるにつれて、その分コストも増加します。

 

2.上記の2つの式は、薄いPCBボードを使用することで、ビアの2つの寄生パラメータを減らすことができます。

 

3.PCBボード上の信号の引き廻しはできるだけ層を変えない、つまりできるだけ不必要な穴を使わないようにします。

 

4.電源と床のピンは近くに穴を開け、穴とピンの間のリードは短いほど良い。等価インダクタンスを減らすために、複数のビアを並列に打つことが考えられます。

 

5.信号変換層のビアの近くに接地されたビアを配置して、信号に近い回路を提供します。PCBボードに余分な接地ビアを置くこともできます。

 

6.密度の高い高速PCB板については、マイクロビアを使用することが考えられます。

 

(株)iPCBPCBPCBAの設計、製造販売及びこれらの付随業務の電子相関事業を手掛けています。弊社の詳細はリンクhttps://www.ipcb.jp/ 或いはhttps://www.ipcb.com/jpをご覧ください。